PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-159745

(43)Date of publication of application: 19.07.1986

(51)Int.CI.

H01L 21/60

(21)Application number: 60-000209

(71)Applicant : HITACHI LTD

(22)Date of filing:

07.01.1985


(72)Inventor: KURIHARA YASUTOSHI

INOUE KOICHI

SAWAHATA MAMORU YATSUNO KOMEI

(54) FINE CONNECTING PACKAGE STRUCTURE

PURPOSE: To improve life characteristics by providing one part of the outer circumferential region of a fine solder group connecting a metallic layer carried to a semiconductor base body and a metallic layer carried to a dielectric substrate with a means controlling the shape of the fine solder group. CONSTITUTION: A metallic region 111 is brought into contact with a metallic layer 16a at a step when a chip 10 and a substrate 12 are positioned, but a fine solder 11 is not brought into contact with a metallic layer 16b. When flux is applied to an assembly and heated in a nitrogen atmosphere, the fine solder 11 begins to melt at approximately 183° C, the metallic region 111 begins to melt at approximately 290° C, and both the solder and the region are melted completely at a maximum temperature of 350° C. When the chip 10 and the substrate 12 are pushed each other under the state, the fine solder 111 and the metallic layer 16b are joined. A clearance between the chip 10 and the substrate 12 is expanded by the surface tension of the metallic region 111 with the release of pushing, and the fine solder 11 is adjusted to a shape of a diameter smaller than metallic layers 15b and 16b. Accordingly, the form of a connecting section in a region to which thermal stress is applied is controlled, thus improving the life characteristics of a fine connecting package structure.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 159745

@Int Cl.4

識別記号

广内黎理番号

❸公開 昭和61年(1986)7月19日

H 01 L 21/60

6732-5F

審査請求 未請求 発明の数 1 (全8頁)

微少接続パツケージ構造体 69発明の名称

> 頤 昭60-209 ②特

昭60(1985)1月7日 29出

日立市幸町3丁目1番1号 株式会社日立製作所日立研究 敏 保 原 ②発 明 者 栗 所内

日立市幸町3丁目1番1号 株式会社日立製作所日立研究 広 明 老 井 上 ⑦発

所内

日立市幸町3丁目1番1号 株式会社日立製作所日立研究 守 沢 畠 ⑫発 明 者

所内

日立市幸町3丁目1番1号 株式会社日立製作所日立研究 明 ⑫発 明 者

東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 の出 顋 人

勝男 外2名 弁理士 小川 何代 理

発明の名称 微少接続パッケージ構造体 特許請求の範囲

1.集積回路又は配線路を有する半導体基体及び 電気的相互接続路を有する誘電体基板を相互の対 向面の略全域において接続したパッケージ構造体 において、上記半導体基体に抵持された第1の金 異層 と上記跡電体基板に担持された第2の金属層 とを電気的及び機械的に接続する微少はんだ群と、 上記徴少はんだ群の外周領域の少なくとも一部に 配置されて上記徴少はんだ群の形状を制御する手 段を含んで構成されたことを特徴とする微少接続 パッケージ構造体。

発明の詳細な説明

[発明の利用分野]

本発明は、半導体基体と誘電体基板間を電気的 かつ機械的に結合するための徴細かつ多数の嵌少 はんだ群の形状を関節して、改良された耐熱疲労 寿命が付与された微少接続パッケージ構造体に関 するものである。

[発明の背景]

半導体基体を誘電体基板に結合するに選する方 法は、米国特許公報第3,429,040号(1)に開示され ている如く、約5ないし40重量%錫及び95な いし60重量%鉛のはんだ組成物を溶散(reflow) せしめて相互に接続することである。半導体基体 を鋳電体基板に結合するための基本的冶金構造は、 半導体基体に形成された金属層、例えば代表的に は上記基体側から1000人の厚さのクロム層、略 1000人の銅+クロム牆、略 1000人の銅層、 1400人の金層からなる積層金属層上に、高さ略 7.1×10 -4cmの鉛層、高さ略 0.375×10-4cmの 錫層よりたる積層金属層を形成した後、上記構造 体をいつたん溶験処理して鉛及び錦からたる合金、 即ちはんだが作られる。次いで上記構造体は誘電 体基板上に位置合せるれた後再度溶験処理され、 半導体基体と誘電体基板とが相互に冶金的に接続 されたパツケージ構造体が形成される。鋳電体基 板上には金属化層、即ち上記基板偶からクロム層、 銅層が順次形成され、冶金パターンに供される。

パッケージ構造体の相互接続は主として上記はんだによりなされるが、はんだと半導体基体又は誘 選体基板間界面には上記金属化層が存在する。上 記パッケージ構造体において、はんだは半導体基 体と誘電体基板との間の間隙のほぼ中央に対応す る部分で、接続界面より大きな直径を有していて、 界面との接触部以外の部分で球面を形成している。

この結果、上記パッケージ構造体の物理的故域 の多くは半導体基体側金属化層近傍のはんだ領域 で生ずるが、この故障はパッケージ構造体構造体構 がの熱膨張係数差に起因し、はんだの熟痕的断線としての、はんだの熟痕の による電気的断線として銀側される。このに をのから、パッケージ構造体の相互接続部に接続の 発大面及び応力は、接続部の形状、寸法等に 連し、パッケージ構造体の耐熱痕労寿命又は信頼 連し、パッケージ構造体の耐熱痕労寿命又は信頼 連し、パッケージ構造体の耐熱痕労寿命又は信頼 連し、ボッケージ構造体の耐熱痕労寿命又は信頼 はな接続構造を導入する必要のあることが理解される。

接続部の形状、寸法によつて歪ないし応力分布 を改善し、もつてパッケージ構造体の無疲労寿命

与えられて、上記隆起領域を包囲する如くに半導 体基体に配置されている電気接続用はんだが勝電 体基板側接続端子と結合され、次いで冷却過程で 隆起領域が元の厚さに戻る際の力で電気接続用は んだを引伸して柱状構造を得るととを開示してい る。また、特開昭 5 6 - 4504号(5)では半導体基 体搭戦部の砂嵬体基板側に突起状の段差を設け、 岡基板の突起部及び突起部を包囲する低面部に電 気接続用端子を配置し、これらの端子に半導体基 体側に設けたはんだパンプを溶融接続し、この際 はんだパンプは突起部の設強に見合う長さに引伸 はされて柱状構造となるととを示している。そし て、特公昭53-45280号(6)では、半導体基体 又は誘電体基板の少なくとも一方を強制的に動か し、所定の間隙を保ちながらはんだを疑固させる ことにより、はんだパンプ形状を中央部が細くな るよりにする方法を開示している。特開昭59ー 5637号(7)では、半導体基体と誘電体基板とのは んだ接続部を鼓型にすることを開示している。

以上に示した(2)~(7)の先行技術では、微少はん

を向上せしめる試みは、次の諸文献に開示されて いる、P. LinらによるSolid State Technology. 48~54 頁、July, (1970年) における"Design Considerations for a Flip-Chip Joining Technique "と題する論文(2)では、半導体基体側 接合界面と誘電体基板側接合界面との面積比を調 整して寿命を制御することが論じられている。ま た、特公昭43-28735号(3)では、半導体基体 のほぼ中央部に体積の大きい形状制御用のはんだ パンプそして同パンプを包囲する如くに半導体基 体の略周線部に配置された電気接続用はんだパン プを形成しておき、半導体基体と跨電体基板との 接続溶融処理時に形状制御用溶融はんだの表面張 力により半導体基体を持上げて、電気接続用はん だを柱状に制御することが示されている。さらに、 **特開昭49−88077号⑷(米国特許公報绑** 314056号)では、溶剤による除去が可能な重合 **体からなるポス又はペデスタルと称する隆起領域** を誘電体基板上に形成し、半導体基体の装着過程 で隆起領域が軟化し、同時に加熱手段から押圧が

だの熱疲労寿命を向上させるために同はんだの形状の改良が有効的であること及び改良された形状を得るための方法を開示している。しかし、これらの技術は半導体基体内の業子の集積密度及び配線密度の向上にともなつて、基体及び誘電体基板との電気的接続部がより激細かつ高密度でしかも接続点数が一層多くなつた場合の問題を認識していない。次にこの点をより詳細に説明する。

A.J. Blodgett及びD.R. Barbour によるIBM J. Res. Develop., Vol. 26, 1, 30~36頁 (1982年) にかける "Thermal Conduction Module: A High-Performance Multilayer Ceramic Package"と駆ける論文(8)では、演算速度の高速化が特に要求される大型電子計算機用プロセツサ装置を開示している。即ち、限定された半導体基体中に半導体案子を多数個集積し、もつて各業子間の電気的連絡配線長を可及的に短縮した半導体基体、即ちLarge Scale Inlegrated Circuit(以下LSIと言う)チップと、そのLSIチップを搭載し同チップと外部回路を電気的中継接続

する誘電体基板も多層かつ高密度に配線され、も つて中継接続配線長を実質的に短縮した基板とを、 高密度に配置された微少はんだにより電気接続し た構成が開示されている。との場合LSIテップ は121個の微少はんだにより電気接続される。 しかしながら、更に半導体素子を高密度に集積し、 配線密度を高めると同時にチップサイズを大型化 したLSIチップが開発されつつあるが、これに ともなつて微少はんだによる基板との接続点数も 大幅に増えることが必須の状況である。この状況 に対しては、上記(2)~(7)の従来技術に見られるよ りた半導体基体の周録にのみ電気的接続部を配置 するだけでは対応できない。この理由は接続点数 を劣くとれないからである。一方、(8)の先行技術 は電気的接続部を内周領域にも設けて接点数を増 やした点で改良されているが、半導体著体が大型 化され、力学的中性点となるLSIチップ中央部 から熱膨張保数差の影響が大きい外周領域の微少 はんだに至る距離を一層大きくした場合の、熱痰 労寿命改善策に関しての開示はなされていない。

-3

基体と時間体基板を微少はんだ酔により相互に接続した構造体であつて、(1)半導体基体と誘電体基板との対向面の略全域に配置され上記基体及び基板間の電気的及び機械的結合のための微少はんだ群と、(2)上記微少はんだ群の外周領域の少なくとも一部に配置され、上記基体及び基板間の電気的又は機械的結合を担りと同時に上記微少はんだ群を形状制御する手段を担り微少金属ソルダーとを含んで構成されている。

本発明において、最も基本的な概念は、大型半導体を接続する場合に特に著しく発生する疲労破壊による微少はんだの物理的故障を軽減ないし防止するために、微少はんだ群の形状制御用金属領域を設めない。上記形状制御用金属領域を上記概念を具現化するため、上記形状制御用金属領域を上記数少なくとも(1)表面積又は体積が大きく、(2)固相点又は液相点が高く、そして(3)降伏強度が大きくなるように調整することを開示するものである。

[発明の目的]

本発明の目的は、大型半導体基体と誘電体基板 との間の対向面の略全域に上配基体及び基板間の 電気的。機械的総合のための微少はんだ群を配置 し、上記はんだ餅の外周領域の少なくとも一部に おいて、上記はんだ静に制御された接続部形状を 付与して寿命特性を改良する形状制御手段が配置 されてなる黴少袋鏡パツケージ構造体を提供する ことにある。本発明の他の目的は、上記形状制御 手段に上記徴少はんだ群の個々より少なくとも大 きい表面積又は体積を付与し、上記做少はんだ群 の接続部形状を制御する点にある。本発明の更に 他の目的は、上記形状制御手段を上記微少はんだ 群より少なくとも高い固相点又は液相点を有する 金農ソルダで構成する点にある。本発明の更に他 の目的は、上記形状制御手段を上記敬少はんだ辞 より少なくとも降伏強度の大きい金属ソルダで構 成する点にある。

[発明の概要]

本発明の微少接続パツケージ構造体は、半導体

一般に、熱膨張係数の異なる部材どりしを数少 はんだにより接続した構造体における接続部の明 断破機寿命サイクル数 (N) は次式で表現される。

$$N \propto \left(\frac{S \cdot h}{L \cdot 4 \cdot a \cdot 4 \cdot T}\right)^{A} \qquad \cdots (1)$$

しようとするものである。

本発明において、形状制御手段としての金属領 域に微少はんだ群の個々よりも実質的に大きい表 面積又は体積が付与されるのは、パッケージ構造 体を得るためのリフロー過程で上記はんだ群及び 形状制御用金属領域の溶融時に、表面積又は体積 の小さい微少はんだ群が半導体基体及び誘電体基 板間間隙を縮めようとする力に対抗する適度の反 力を上記金属領域に生ぜしめるためである。又、 本発明において、形状制御手段としての金属領域 を微少はんだ群よりも高い固相点又は液相点を有 する金属で構成するのは、溶融した微少はんだの 固化が完了するまでのリフロー過程で、微少はん 光の凝固収縮により半導体基体及び誘電体基板間 間隙を縮めようとする力に対抗する適度の反力を 上記金属領域に生ぜしめるためである。更に本発 明において、形状制御手段としての金属領域を徹 少はんだ群より降伏強度の大きい金属ソルダで構 成するのは、上記リフロー過程で凝固収縮力に対 する反力を安定的に得ると同時に、上記金属領域

用パッケージ構造体の振略断面図である。又、解 2図は第1図を立体的に示した俯瞰断面図である。 両図を参照して説明するに、シリコン基体に固体 回路を形成してなる面積13㎜×13㎜のLSⅠ チップ10が、鬱電体基板としてのアルミナを母 材とした多層配線基板12の一方の側に一例とし て40米は量%の鉛と60重量%の鍋からなる微 少はんだ11 許及び微少はんだ群11の周囲に配 置された94重量%鉛と5重量%鍋と1重量%銅 からなる形状制御手段としての金属領域111と により、電気的及び機械的に装着されている。基 板12はその他方の側から突出する接続ピン14 を有している。これらのピン14は補助回路等を 担持した配線ボード13(図示せず)に差込まれ て電気的接続に供される。チップ10の装着側に は、固体回路のアルミニウム配線パターン(図示 せず)に連絡するように形成された第1金属層 15がマトリツクス状に配列されている。この金 跟層15は基体側から厚さ略1000人のクロム層、 略1000人の銅十クロム層、略6000人の銅層、

自体の塑性変形を防止するためである。更に、形状制御手段としての金属領域は、パッケージ構造体使用時の熱的変化にともなつて発生する熱応力ないし蚕の影響を最も受けやすい外周部に配置されるため、例えば上式の剪断破壊寿命の低下で湿水がかりを持つ。しかし、本発明者らは、種にはかかれりを持つ。しかし、本発明者のは、特に、動力と結果、上配金属領域の機械的強度を高めるとにより、金属領域に保持で、即ち半導体を及び対した。上配金属領域が破少には、を積が抑制される結果、上配剪断破壊寿命が伸慢されることを確認した。上配金属領域が破少はんだ難より降伏強度が高くなるように調整される別の理由はこの点にある。

〔発明の実施例〕

次に図面を参照して、本発明の実施例を更に詳細に説明する。第1図は第1実施例、即ちLSIチップ10として示されている半導体基体を設置体基体12に数少はんだ群11により電気的かつ機械的に接続した大型電子計算機プロセッサ装置

略 2000 人の金層からたる積層金属層がバターンニングされてなるもので、微少はんだ群 1 1 及び 金属領域 1 1 1 との第 1 の結合界面を形成する。

多層配線基板12はチップ10との電気的接続 に供される面上に、上配金属層 1.5 に対応する領 域に饒成して形成された銅を最下層としこれに厚 さ略 3000 人のニッケル暦、略 2000 人の金層をそ れぞれめつき形成した第2金属層16がパターン ニングされており、微少はんだ群11及び金属領 城111との第2の結合界面を形成している。上 記第1金属層15及び第2金属層16の間には微 少はんだ群11が配置されるとともに溶融接続さ れ、上記チップ10及び基板12間の電気的並び **に機械的結合に寄与している。ことで、金属層** 5 はピッチ200μmでチップ10上に略3000 個形成されて群をなしており、彼少はんだ11に 対応する金属層15bは直径略100μmそして 金属領域111に対応する金属層15aは直径略 150 Amに調整され、金属層 16は金属層 15 と同じピッチで基板12上に形成され、微少はん

だ11に対応する直径略100μmの金属層16bと金属領域111に対応する直径略150μmの金属層16aとから構成されている。チップ10及び基板12の間隙に介在する微少はんだ11は金属層15b及び16bより直径の小さい部分を有する略柱状に、そして金属領域111は金属層15a及び16aより直径の大きい部分を有する略球状に形成されている。微少はんだ11の最少直径は略70μmである。

第3図は上記実施例パッケージ構造体の数略断面図を、典型的製作手展に沿つて開示するものである。同図(a)は相互に結合されるべきテップ10本版 12が位置合せされた状態を示す。テップ10の金属層15a,15bには、あらかじめめつき法。蒸潜法の如き周知の技術によつて形成された後務融熱処理によって略球状に成形された金属領域111、微少はんだ11が設けられている。チップ10と基板12が位置合せされた段階では、

によつてチップ10と基板12間間隙が広げられ、 同時に微少はんだ11は略柱状、より詳細には金 展開15b叉は16bより小さい直径の部分を有 する形状に調整される。引続き降温過程に移るが、 この段階では生ず金異領域111が約315℃で 閩相化を開始し約290℃で完了する。しかし、 この段階では微少はんだ11は溶酸状態が継続さ れているが、降温の継続により微少はんだ11は 約190℃で固相化を開始し、約183℃で完了 する。との際、微少はんだ11は固相化にともな つて凝固収縮し、チップ10と蓋板12間の間隙 を縮めようとする力を及ぼすが、これに対し既に 固相化が完了している金属領域111が凝固収縮 力に対する反力を生じ、終局的に間隙の縮小を抑 制する役割を演ずる。又、金属領域111は、そ れ自体降伏強度が大きく、微少はんだ11の凝固 収縮力によつて塑性変形を受けるのを抑制する役 割をも演じている。

本発明において、微少はんだ群の形状制御をす るための金属領域は、微少はんだ群よりも少なく

金属領域111は基板12側の金属層16aに接 放しているが、微少はんだ11は金属層16bに は接触されていない。次に、位置合せされたアッ センプリにフラックスを塗布した後、窒素雰囲気 中で加熱する。この加熱段階では、先ず微少はん だ11が約183℃で溶融し始め、更に加熱し統 けると約2900で金属領域111が溶融し始め、 典型的到達最高温度350℃ではいずれも完全に 溶融され、金属領域111と金属層164の冶金 的接合がなされる。との完全溶験状態下でチップ 10及び基板12間に押圧を与えると、図(4)の如 き状態になり、微少はんだ11と金属層16 b と の冶金的接合がなされる。この綴当然のことなが 5金属領域111は押つぶされた状態になり、近 、傍の黴少はんだ11と接触する危険をともなうが、 たの危険はチップ10と基板12の間隙を略70 μm以上に保つことにより回避できる。 押圧は微 少はんだ11と金属層16 bとの冶金的接合が完 了した段階で解除されるが、この解除にともなつ て、同図(c)に示す如く金具領域1110表面張力

本発明の典型的実施例では、微少はんだ11は 金属層15b又は16bより直径の小さい部分を 有するように形状制御されたが、形状制御の程度 はパッケージ構造体の使用条件及び要求される信 類性の程度に応じて適宜決定されるべきものであ る。この意味で、許容され得るならば、数少はんだ11は金属層15b又は16bより直径の大きい部分を有するような略柱状に形状制御されてもよい。又、形状制御手段としての金属領域は、数少けんだ11の形状制御を可能ならしめる範囲で必要最少限の数だけ配置されていれば良いものであり、この意味で最外周領域全域に配置されていなくてもよく、必要なら内周領域にも適宜配置することも可能である。

本実施例において、内周領域の微少はんだ11 は形状が改良されており、外周領域の金属領域 111は降伏強度が高められている。この結果、 ナップサイズが大型化された場合であつても、パッケージ構造体として致命的を物理的故障を実施例できるこの一例を以下に示す。第4回は本実施例にツケージ構造体に一55℃から150℃をまでた。 と変化をくり返し与えて加速的に劣化させたと きの、接続部断級不良による海命の分布であり、 図中人で示される。海命は単一のチップ10が LSIとして回路機能を消失した時の温度サイク

周部に配置される金属領域 1 1 1 の鍵性変形を抑制し、もつて疲労破壊を軽減するのに大きく貢献 している。

上記実施例において、微少はんだとの間で接続 界面を構成する金鳳暦15、16はクロム叉は鍋、 ニッケル、金からなる積層金属層である。との積 層構造の中で、クロム層は半導体基体、半導体基 体上の記線金属、そして銅層は誘電体、誘電体基 板上の配線金属との接着性を維持するための役割 を担うものであり、クロムの世換材料としては、 チタニウム、モリプデン、タングステン、アルミ ニウム、白金、銀が与えられ、そして銅の筐換材 料としては、銀、パラジウム、金、モリブデン、 タングステン、又はこれらの混合物が与えられる。 ニッケルは上記クロム層又は銅層とはんだ材料と の接触を阻止して安定した接合力を維持するもの であり、との催換材料としては崩、白金、パラジ ウム、が与えられる。金はニツケル僧の酸化を防 止するとともにはんだ材に対するぬれ性を付与す るもので、これを鍛、白金、バラジウムに筐換で

ル数で表現されている。同図を参照して明らかな ように、本実施例パツケージ構造体は平均寿命約 2000サイクルを有しているが、一3 σ のレベル での秀命は1500サイクルと推測し得る。同図に は比較例としての結果をBとして示してある。と れは、本実施例と同一サイズのLSIチップをア ルミナ多層配線基板上に改良されたい形状の微少 はんだにより接続したパッケージ構造体に関する ものである。平均寿命及び -3 α レベルでの寿命 とも、本実施例の結果の方が優位にある。上記温 度差は人為的に作つた加速条件であつて、高度に 制御された環境下では、実質的にパッケージ構造 体に与えられる温度変化幅は大幅に縮小される。 したがつて、本パッケージ構造体は、実際の稼動 条件のもとでは、第4図から読取られる値より一 層長期にわたつての安定動作が可能である。

上述したように、本発明において金属領域 111 は少なくとも微少はんだ11より降伏強度が大きいことが必要であるが、このことは無的変化にと もなう熱応力ないし歪の影響を最も受けやすい外

きる。しかし、清浄に制御された雰囲気下ではんだ付けする際は、上記金叉はその置換材料を設けない構成の金属層であつてもよい。又、誘電体基板上の金属層は蒸着の如き手法で形成したものに関られず、例えば鍋、モリブデン、タングステン、金ーパラジウム焼成導体の如き金属配線にニッケルめつき、金めつき等を施したものであつてもよ

半導体基体 1 0 としてはシリコンが一般的であるが、ひ化ガリウムの如き化合物半導体であつてもよく、そのサイズは半導体基体とともに結合される基板材質との組合せに応じて任意に変え得る。

時間体基板12としてはアルミナ以外に、時間率が小さく高速化の点で有利なムライト、有機樹脂を母材とした基板が好ましいが、高速性を要求されない応用分野においては、ガラス、炭化ケイ紫、強化アルミニウム、緩化シリコンの如き絶縁物であつてもよい。又、これら以外の基板であっても回路構成上の設計仕様を満すことが可能ならば使用できるが、代表的にはシリコンの如き半導

特開昭61-159745(7)

体上に誘端体層を形成し配線パターンを設けた基 板あるいは金属板上に誘電体層を形成し配線パタ ーンを設けた基板も上配誘端体基板12の中に含 まれる。

微少はんだ11は鉛ー錫系合金を主体にした材料が一般的に使用されるが、これにピスマス、アンチモン、銀、金、鋼、インジウムの如き金属を添加した系であつても使用できる。この際、形状制御手取としての金属領域111は、上述した固相点又は液相点、降伏強度に関する必須事項が満され得る材料を選択されるべきである。

[発明の効果]

本発明は、大型半導体基体を誘電体基板に電気 的に高密度多点接続するに当り、パッケージ構造 体の信頼性に重大な影響を及ぼす接続部の疲労破 断を防止する構造を開示するものである。本発明 では熱応力が大きく及ぶ領域の接続部形状を制御 して局所的な最大応力を軽減しており、微少接続 パッケージ構造体の海命特性を改良できる。

接続部は半導体基体の略全面に設けられていて、


これらの接続部の全てが電気的結合並びに機械的 結合の役割を担つており、パッケージ構造体の高 密度多点接続及び高機能化に寄与する。


図面の簡単な説明


第1図は本発明の微少接続パッケージ構造体の 実施例の概略断面図、第2図は第1図の斜視図、 第3図の(A),(B),(C)は第1図の構造体の製作 順の説明図、第4図は第1図の構造体の接続部断 線不良による寿命分布図である。

10…LSIチップ、12…勝電体基体、14…接続ピン、111…金属領域。

代理人 弁理士 高橋明夫 小川川川







第4回

